Logic Gate Simulator 1.4

Logic Gate Simulator je otevřený software pro návrh a testování logických obvodů za pomoci hradel NOT, AND, NAND, OR, XOR a XNOR. Zobrazuje činnost integrovaných obvodů během simulace, podporuje nastavení rychlosti simulace a přiblížení na určitou část obvodu, v neposlední řadě poskytuje vytisknutí daného obvodu. Použití hradel je vcelku jednoduché, stačí každé z nich přetáhnout z levého postranního panelu na požadované místo.